(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-215162

(43)公開日 平成11年(1999)8月6日

(51) Int.Cl. ⁶		識別記号	FΙ			
H04L	12/40		H04L	11/00	320	
H03K	19/0175			5/00		
H04L	5/00		H03K	19/00	1018	


		審査請求	未請求 請求項の数5 OL (全 10 頁)		
(21)出願番号	特願平10-11743	(71)出顧人	391051588		
(22)出願日	平成10年(1998) 1 月23日		富士フイルムマイクロデバイス株式会社		
(22) MBH H	十成10十(1990) 1 月公日	(71)出願人	宮城県黒川郡大和町松坂平1丁目6番地 000005201		
			富士写真フイルム株式会社		
			神奈川県南足柄市中沼210番地		
		(72)発明者	豆崎 裕一 宮城県黒川郡大和町松坂平1丁目6番地		
			富士フイルムマイクロデバイス株式会社内		
		(74)代理人			

(54) 【発明の名称】 IEEE1394インタフェース用半導体チップ

(57)【要約】

【課題】 安価及び小型のIEEEI1394規格デジタルシリアル通信用インタフェースを構成するための半導体チップを提供することを課題とする。

【解決手段】 外部から信号を入力し、入出力特性にヒステリシス特性を有するシュミット回路(11)と、電源ライン(13、10)を抵抗分割した電位をシュミット回路に入力するために、シュミット回路の入力端子と電源ラインとの間に接続される抵抗(51,52)とを有する。



【特許請求の範囲】

【請求項1】外部から信号を入力し、入出力特性にヒス テリシス特性を有するシュミット回路と、

電源ラインを抵抗分割した電位を前記シュミット回路に 入力するために、前記シュミット回路の入力端子と電源 ラインとの間に接続される抵抗とを有するIEEE13 94インタフェース用半導体チップ。

【請求項2】さらに、出力端子が前記シュミット回路の 入力端子に接続され、2つの電圧状態とハイインピーダ ンス状態との3状態を有するトライステート回路を有す 10 る請求項1記載のIEEE1394インタフェース用半 導体チップ。

【請求項3】さらに、前記抵抗を電源ラインから切り離 すことができるスイッチを有する請求項1又は2記載の IEEE1394インタフェース用半導体チップ。

【請求項4】前記スイッチは、 IEEE1394規格の 物理層とリンク層とをDC接続することを示す信号が供 給されたときに、前記抵抗を電源ラインから切り離す請 求項3記載のIEEE1394インタフェース用半導体 チップ。

【請求項5】前記スイッチは、前記信号を制御信号とす るMOSトランジスタである請求項4記載のIEEE1 394インタフェース用半導体チップ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、IEEE1394 規格のデジタルシリアル通信に関し、特に I E E E 1 3 94インタフェース用半導体チップに関する。

[0002]

ットワークの構成を示す。

【0003】通信ネットワークは、複数のノードを通信 ケーブル503で接続することにより構成される。1つ のノードは、通信インタフェース回路(IEEE139 4インタフェース回路) 501とデバイス502を含 む。デバイス502は、例えばビデオ機器やオーディオ 機器やコンピュータ等である。

【0004】通信インタフェース回路501は、物理層 半導体チップ(以下、物理層チップという) 1 とリンク 層半導体チップ(以下、リンク層チップという)2と外 40 部部品3を有する。物理層チップ1は、通信ケーブル5 03と直接信号の授受を行う層であり、リンク層チップ 2はデバイス502と直接信号の授受を行う層である。 通信インタフェース回路501は、物理層チップ1とリ ンク層チップ2のセットで構成される。

【0005】通信ケーブル503は、信号ラインの他、 電源ラインを有する。物理層チップ1は、通信ケーブル 503から電源の供給を受ける。一方、リンク層チップ 2は、デバイス502から電源の供給を受ける。したが って、物理層チップ1の電源電位とリンク層チップ2の 50 と5の間には、外部部品3を介して、8ビット(8本)

電源電位は異なる場合がある。

【0006】本来であれば、リンク層チップ2だけでな く物理層チップ1についても、デバイス502から電源 の供給を受けることが望ましい。そのようにすれば、通 信インタフェース回路501を物理層チップ1とリンク 層チップ2との2つに分ける必要はなく、通信インタフ ェース回路501を1つの半導体チップで構成すること ができる。

【0007】しかし、その場合、デバイス502の電源 を切ると、通信インタフェース回路501に電源が供給 されなくなり、通信インタフェース回路501が動作し なくなる。

【0008】 I E E E 1394の通信ネットワークは、 チェイン状にノードが接続されており、接続されている ノードのうちの1つの通信インタフェース回路501が 動作しないと、他のノードに通信データを伝えることが できなくなってしまうという不都合がある。

【0009】そのため、通信インタフェース回路501 は、物理層チップ1とリンク層チップ2に分離されてい 20 る。物理層チップ1は、通信ケーブル503から電源の 供給を受けるので、デバイス502の電源を切っても動 作する。物理層チップ1が動作していれば、通信ネット ワークは他のノードに通信データを伝えることができ る。リンク層チップ2は、デバイス502の電源を切る と動作しない。

【0010】物理層チップ1とリンク層チップ2は電源 供給源が異なるので、それぞれの電源電位が異なること も十分に考えられる。そのような場合に対処するため、 IEEE1394規格では、物理層チップ1とリンク層 【従来の技術】図2は、IEEE1394規格の通信ネ 30 チップ2との接続方法を2種類規定している。第1はD C(直流)接続であり、第2はAC(交流)接続であ る。信号DIRECTは、1のときにDC接続を意味 し、0のときにAC接続を意味するものであり、物理層 チップ1とリンク層チップ2の両方に供給される。

> 【0011】AC接続の場合、外部部品3をアイソレー ションバリアとして、物理層チップ1とリンク層チップ 2との間に接続する。外部部品3は、直流成分を除去 し、交流成分(信号の変化成分)のみを物理層チップ1 又はリンク層チップ2に伝える。 A C 接続すれば、物理 **層チップ1とリンク層チップ2の電源電位が異なる場合** であっても、両チップ間で信号を伝達することができ

【0012】また、物理層チップ1に電源が供給され、 リンク層チップ2に電源が供給されていなくても、外部 部品3を設けることにより物理層チップ1とリンク層チ ップ2がACカップリングされているので、DC的に絶 縁され、物理層チップ1は悪影響を受けない。

【0013】物理層チップ1は入出力回路4を有し、リ ンク層チップ2は入出力回路5を有する。入出力回路4 のデータ線D、2ビット(2本)の制御線CTL、1本 のリクエスト信号線LREQ、1本のクロック線SCL Kが接続される。

【0014】データ線Dは、送受信用のデータを伝達す る線であり、通信速度が400Mピット/秒(bps) のときには8本であり、通信速度が200Mbps、1 00Mbpsのときにはそれぞれ4本、2本である。制 御線CTLは、送受信等を指示するための制御線であ る。リクエスト信号線LREQは、送信要求をするため ック信号を伝達するための線である。

【0015】上記のデータ線D、制御線CTL、及びリ クエスト信号線LREQは、双方向信号線である。クロ ック線SCLKは、物理層チップ1からリンク層チップ 2への単方向信号線である。

【0016】双方向信号線は、8本のデータ線D、2本 の制御線CTL、1本のリクエスト信号線LREQを含 む11本である。単方向信号線は、1本のクロック信号 線SCLKである。

【0017】入出力回路4、5及び外部部品3は、上記 の12本の線毎に別々に設けられており、双方向信号線 のものと単方向信号線のものとは回路構成が異なる。図 3に、1本の双方向信号線のための具体的回路を示し、 図6に、1本の単方向信号線のための具体的回路を示 す。双方向信号線が11本あるので、図3の回路が11 個並列に設けられ、単方向信号線が1本あるので、図6 の回路がさらに 1 個設けられる。

【0018】なお、物理層チップ1とリンク層チップ2 とをDC接続する場合には、外部部品3が除去され、物 理層チップ1とリンク層チップ2とがダイレクトに接続 30 される。

【0019】図3は、従来技術による双方向信号伝達回 路の構成図である。信号伝達回路は、物理層チップ1と リンク層チップ2との間で双方向の信号伝達を行う。

【0020】物理層チップ1は、入出力回路4を有し、 電源13およびグランド10に接続される。入出力回路 4は、リンク層チップ2へ信号を出力するためのトライ ステート回路12と、リンク層チップ2から信号を入力 するためのシュミット回路11を有する。

【0021】リンク層チップ2は、物理層チップ1と同 40 様の構成であり、入出力回路5を有する。入出力回路5 は、物理層チップ1へ信号を出力するためのトライステ ート回路22と、物理層チップ1から信号を入力するた めのシュミット回路21を有する。リンク層チップ2に は、電源23およびグランド20が接続される。

【0022】リンク層チップ2に接続される電源23と グランド20は、それぞれ物理層チップ1に接続される 電源13とグランド10とは別系統のラインであり、電 気的に絶縁されている。つまり、電源13とグランド1 0 の電位差、および電源 2 3 とグランド 2 0 の電位差が 50 同じ (例えば5 V) であったとしても、グランド10の 電位とグランド20の電位がずれていることも考えられ る。グランド10の電位とグランド20の電位が異なれ ば、電源13の電位と電源23の電位も異なる。すなわ ち、物理層チップ1の動作電位とリンク層チップ2の動 作電位が異なる。

4

【0023】物理層チップ1とリンク層チップ2の動作 電位が同じであれば、物理層チップ1とリンク層チップ 2をダイレクトに接続し、信号を伝達することができ の線である。クロック線SCLKは、50MHzのクロ 10 る。物理層チップ1とリンク層チップ2の動作電位が異 なる場合には、外部部品3を介して物理層チップ1とリ ンク層チップ2を接続することにより、信号を伝達する ことが可能になる。1つの回路基盤上に、物理層チップ 1とリンク層チップ2と外部部品3が配設される。

> 【0024】物理層チップ1の入出力回路4内におい て、トライステート回路12の出力信号線とシュミット 回路11の入力信号線が、物理層チップ1の入出力信号 線(例えば、図2に示すデータ線D)に接続される。リ ンク層チップ2の入出力回路5内において、トライステ 20 一ト回路22の出力信号線とシュミット回路21の入力 信号線が、リンク層チップ2の入出力信号線(例えば、 データ線D) に接続される。

【0025】外部部品3は、物理層チップ1の電源ライ ンを抵抗分割するための抵抗33及び31と、リンク層 チップ2の電源ラインを抵抗分割するための抵抗36及 び34と、物理層チップ1とリンク層チップ2のそれぞ れの入出力信号線を結ぶ抵抗41及び容量32の第1の 直列接続並びに抵抗42及び容量35の第2の直列接続 と、当該第1及び第2の直列接続の相互接続点(抵抗4 1と42の相互接続点)とグランド10を結ぶ抵抗37 を有する。グランド10は、物理層チップ1に接続され るものと同じである。

【0026】なお、物理層チップ1とリンク層チップ2 の電源電圧に差がある場合は、抵抗41と42のいずれ かを設ければよい。例えば物理層チップ1の電源電圧が 5 V、リンク層チップ2の電源電圧が3 Vの場合は、抵 抗42を除去し、抵抗41を残せばよい。両チップ1, 2の電源電圧が同じ場合は、抵抗41と42の両方を除 去してよい。

【0027】物理層チップ1とリンク層チップ2との間 では、双方向の信号伝達が可能である。物理層チップ1 からリンク層チップ2に信号を伝達するには、物理層チ ップ1のトライステート回路12が信号を出力し、当該 信号をリンク層チップ2のシュミット回路12が入力す

【0028】逆に、リンク層チップ2から物理層チップ 1に信号を伝達するには、リンク層チップ2のトライス テート回路22が信号を出力し、当該信号を物理層チッ プ1のシュミット回路11が入力する。

【0029】両方向の信号伝達は、お互いに同様の動作

を行う。以下、物理層チップ1からリンク層チップ2へ 信号を伝達する場合を例に説明する。

【0030】図4は、図3の回路動作を説明するための 信号波形である。物理層チップ1中のトライステート回 路12は、信号102を入力し、信号103の制御の 下、3状態(3値論理)を有する信号301を出力す る。トライステート回路12の動作を説明する。

【0031】入力信号102と制御信号103は、ハイ レベルVH1とローレベルVL1の2状態(2値論理) を有する。出力信号301は、ハイレベルVH1、中間 10 号302が有する中間レベルである。 レベルVI1およびローレベルVL1の3状態(3値論 理)を有する。ハイレベルVH1は、電源13の電位で あり、ローレベルVL1はグランド10の電位である。 中間レベルVI1は抵抗33と31により抵抗分割され る電位であり、VH1とVL1の間の中間電位である。 【0032】トライステート回路12は、制御信号10 3がローレベルVL1のとき、入力信号102をそのま ま出力信号301として出力し、制御信号103がハイ レベルVH1のとき、トライステート回路12の出力を ハイインピーダンス状態とし、出力信号301を入力信 20 号102とは無関係に中間レベルV11にする。

【0033】信号303は、抵抗41と42の接続点の 電位であり、抵抗37を介してグランド10にプルダウ ンされている。信号303は、信号301の直流レベル を変移させた信号である。信号303の3状態VH3、 VI3、VL3は、それぞれ信号301の3状態VH 1、VI1、VL1に相当する。ただし、直流バイアス 値が異なる。

【0034】中間レベルVI3は、グランド10の電位 である。グランド10の電位に対し、ハイレベルVH3 は正電位であり、ローレベルVL3は負電位である。V H3とVL3の電位差は、VH1とVL1の電位差と同 じである。信号303と301は、相対的電位は同じで あるが、絶対電位が異なる。

【0035】信号302は、リンク層チップ2内のシュ ミット回路21に入力される信号である。信号302 は、信号303の直流レベルを変移させた信号である。 信号302の3状態VH2、VI2、VL2は、それぞ れ信号303の3状態VH3、VI3、VL3に相当す る。ただし、直流パイアス値が異なる。

【0036】ハイレベルVH2は、電源23の電位であ り、ローレベルVL2はグランド20の電位である。中 間レベルVI2は、抵抗36と34により抵抗分割され る電位であり、VH2とVL2の間の中間電位である。 【0037】次に、図3のシュミット回路21の動作を 説明する。図5 (A) は、シュミット回路21の入出力 特性を示すグラフである。シュミット回路は、ヒステリ

【0038】入力電圧が上昇する際は、入力電圧が0V からしきい電圧 V2 までの間は出力電圧が 0 Vになり、

シス特性を有する。

入力電圧がしきい電圧V2を越えると出力電圧がハイレ ベルVHになる。入力電圧が下降する際は、入力電圧が しきい電圧V1までの間は出力電圧がハイレベルVHに なり、入力電圧がしきい電圧V1から0 Vまでの間は出 力電圧が0 Vになる。しきい電圧 V 1 は、しきい電圧 V 2よりも小さい。

【0039】しきい電圧V1とV2は、しきい電圧V1 とV2の間に中間レベルVI2がくるように設定され る。中間レベルVI2は、シュミット回路21の入力信

【0040】図5 (B) は、シュミット回路21に入力 される入力電圧とそれに対応する出力電圧の例である。 入力電圧が上昇し、しきい電圧V2を越えると、出力電 圧は0VからハイレベルVHに変化する。その後、入力 電圧が下降し、しきい電圧V1より小さくなると、出力 電圧はハイレベルVHから0Vに変化する。

【0041】図3に戻り、シュミット回路21は、信号 302を入力し、信号201を出力することにより、3 状態の信号302を2状態の信号201に復調する。図 4において、入力信号302が中間レベルVI2を越え ハイレベルVH2に達すると、出力信号201はローレ ベルVL2からハイレベルVH2へ変化する。その後、 入力信号302がハイレベルVH2から中間レベルVI 2まで下がり中間レベルVI2を維持している間も、出 力信号201は引き続きハイレベルVH2を維持する。 【0042】入力信号302が中間レベルVI2からロ ーレベルVL2まで下がると、出力信号201はハイレ ベルVH2からローレベルVL2に変化する。以下、同 様な動作を行い、信号201が生成される。

【0043】以上のようにして、物理層チップ1内の信 号102は、リンク層チップ2へ信号201として伝達 される。信号102と201は、信号レベルが異なる が、論理値は同じである。

【0044】図6は、従来技術による単方向信号(例え ばクロック信号SCLK)の伝達回路の構成図である。 信号伝達回路は、物理層チップ1からリンク層チップ2 への単方向の信号伝達を行う。物理層チップ1は出力回 路4を有し、リンク層チップ2は入力回路5を有する。 【0045】物理層チップ1とリンク層チップ2の間に 40 接続される外部部品3は、双方向信号伝達回路(図3) のものと同じ構成でもよいが、以下のように簡略化する こともできる。外部部品3は、リンク層チップ2の電源 ラインを抵抗分割するための抵抗36及び34と、物理 層チップ1とリンク層チップ2のそれぞれの入出力信号 線を結ぶ抵抗42及び容量35の直列接続とを有する。 【0046】物理層チップ1の出力回路4は、リンク層 チップ2へ信号を出力するためのトライステート回路1 2を有する。リンク層チップ2の入力回路5は、物理層 チップ1から信号を入力するためのシュミット回路21 50 を有する。つまり、単方向信号伝達回路は、双方向信号 7

伝達回路(図3)のうち物理層チップ1内のシュミット 回路11とリンク層チップ2内のトライステート回路2 2を取り除いた構成と同じである。

【0047】単方向信号伝達回路は、単方向のみ信号伝 達が可能である点を除けば、上記の双方向信号伝達回路 と同じ動作をする。

[0048]

【発明が解決しようとする課題】半導体プロセス技術の 向上により、物理層チップ1及びリンク層チップ2を小 型化することができる。外部部品3は、回路基盤上の個 別部品により構成されるので、半導体チップ1及び2に 比べサイズが比較的大きく、大きな実装面積を必要とす る。また、外部部品3の部品コストは、半導体デバイス としての素子に比べて高価である。

【0049】外部部品3の素子数を計算する。図3に示 すように、1本の双方向信号線当たり6個の抵抗と2個 の容量を必要とする。図2に示すように、双方向信号線 は11本あるので、6個×11本=66個の抵抗と2個 ×11本=22個の容量を必要とする。さらに、図6に 示すように、1本の単方向信号線のために3個の抵抗と 1個の容量が必要になる。外部部品3は、合計、66+ 3=69個の抵抗と22+1=23個の容量を必要とす る。

【0050】外部部品3の部品点数が多いと、外部部品 3の実装面積が大きくなり、外部部品3を含む通信イン タフェース回路501(図2)のサイズも大きくなる。 外部部品3は、比較的高価であるので、通信インタフェ ース回路501のコストも高価になる。

【0051】本発明の目的は、安価及び小型のIEEE 1394インタフェースを構成するための半導体チップ を提供することである。

[0052]

【課題を解決するための手段】本発明の一観点によれ ば、外部から信号を入力し、入出力特性にヒステリシス 特性を有するシュミット回路と、電源ラインを抵抗分割 した電位を前記シュミット回路に入力するために、前記 シュミット回路の入力端子と電源ラインとの間に接続さ れる抵抗とを有するIEEE1394インタフェース用 半導体チップが提供される。

【0053】電源ラインを抵抗分割した電位をシュミッ ト回路に入力するための抵抗をIEEE1394インタ フェース用半導体チップ内に設けることにより、外部部 品としての抵抗を削減することができる。半導体デバイ スとしての抵抗は、外部部品としての抵抗に比べサイズ が小さく、安価である。したがって、この半導体チップ をAC接続したIEEE1394インタフェースを構成 する場合には、IEEE1394インタフェースを小型 化及び安価にすることができる。

[0054]

よる信号伝達回路の構成図である。この信号伝達回路 は、双方向信号伝達回路であり、図3の信号伝達回路に 代わるものであり、図2の通信インタフェース回路50 1に用いられる。信号伝達回路は、物理層チップ1とリ ンク層 2 との間で双方向の信号伝達を行う。

【0055】物理層チップ1内の入出力回路4は、物理 層チップ1の電源ライン13,10を抵抗分割した電位 をシュミット回路11に入力又はトライステート回路1 2から出力するために、シュミット回路11の入力端子 と電源ライン13,10との間に接続される抵抗51及 び52を有する。スイッチ53は抵抗51を電源ライン から切り離すことができ、スイッチ54は抵抗52を電 源ラインから切り離すことができる。抵抗51と52を 物理層チップ1内に設けることにより、図3に示す外部 部品3内の抵抗33と31を削除することができる。

【0056】同様に、リンク層チップ2内の入出力回路 5は、リンク層チップ2の電源ライン23, 20を抵抗 分割した電位をシュミット回路21に入力又はトライス テート回路22から出力するために、シュミット回路2 1の入力端子と電源ライン23,20との間に接続され る抵抗61及び62を有する。スイッチ63は抵抗61 を電源ラインから切り離すことができ、スイッチ64は 抵抗62を電源ラインから切り離すことができる。抵抗 61と62をリンク層チップ2内に設けることにより、 図3に示す外部部品3内の抵抗36と34を削除するこ とができる。合計、外部部品3から4個の抵抗31,3 3, 34, 36を削除することができる。

【0057】外部部品3としての素子は、半導体デバイ スとしての素子に比べ、サイズが大きく、コストが高 30 い。外部部品3の部品点数を減らし、その代わりに半導 体チップ1,2内の素子を増やすことにより、通信イン タフェース回路501(図2)を安価にし、小型化する ことができる。

【0058】なお、上記の4個の抵抗の他、容量32と 35もそれぞれ物理層チップ1とリンク層チップ2内に 設けることも考えられる。しかし、容量32と35は、 例えば0.001μFの大容量であるので、半導体チッ プ1及び2内に設けることは技術的に困難である。

【0059】図1の回路は、図3のものと電気的回路図 40 は基本的に同じであるので、両者は図4に示すタイミン グチャートに従い同じ動作を行う。ただし、本実施例に よる回路は、スイッチ53,54,63,64を有する 点で図3の回路と異なる。

【0060】スイッチ53,54,63,64は、物理 層チップ1とリンク層チップ2とがAC接続のときに抵 抗51,52,62,63を電源ラインに接続し、DC 接続のときに抵抗51,52,61,62を電源ライン から切り離す。

【0061】すなわち、AC接続のときには、アイソレ 【発明の実施の形態】図1は、本発明の第1の実施例に 50 ーションバリア(上記の4個の抵抗及び外部部品3)を 20

接続する。DC接続のときには、上記の抵抗を切り離 し、かつ外部部品3を除去し、物理層チップ1とリンク 層チップ2を回路基盤上でダイレクトに接続する。

【0062】図7は、スイッチ53,54,63,64 をpチャネルMOSトランジスタで構成する例を示す。 【0063】MOSトランジスタのゲートGには、信号 DIRECTが供給される。信号DIRECTは、図2 に示すように半導体チップ1、2に供給される信号であ り、1のときにDC接続を示し、0のときにAC接続を 示す。

【0064】AC接続のときには、信号DIRECTが 0 (ローレベル) になり、トランジスタがオンになっ て、ソースS及びドレインDが接続される。DC接続の ときには、信号DIRECTが1 (ハイレベル) にな り、トランジスタがオフになって、ソースS及びドレイ ンDが切断される。

【0065】トランジスタによりスイッチを構成すれ ば、AC接続の場合もDC接続の場合も共通の物理層チ ップ1及びリンク層チップ2をそれぞれ製造することが できる利点を有する。

【0066】次に、図1に戻り、物理層チップ1の構成 を繰り返し説明する。物理層チップ1は、入出力回路4 を有し、電源13およびグランド10に接続される。入 出力回路4は、リンク層チップ2へ信号を出力するため のトライステート回路12と、リンク層チップ2から信 号を入力するためのシュミット回路11を有する。

【0067】トライステート回路12の出力信号線とシ ュミット回路11の入力信号線は、物理層チップ1の入 出力信号線に接続される。当該入出力信号線と電源13 列に接続される。さらに、当該入出力信号線とグランド 10の間に、抵抗52 (例えば5kQ) とスイッチ54 が直列に接続される。

【0068】次に、リンク層チップ2の構成を説明す る。リンク層チップ2は、入出力回路5を有し、電源2 3およびグランド20に接続される。入出力回路5は、 物理層チップ1へ信号を出力するためのトライステート 回路22と、物理層チップ1から信号を入力するための シュミット回路21を有する。

【0069】トライステート回路22の出力信号線とシ ユミット回路21の入力信号線は、リンク層チップ2の 入出力信号線に接続される。当該入出力信号線と電源2 3の間に、抵抗 61 (例えば 5 k Ω) とスイッチ 6 3 が 直列に接続される。さらに、当該入出力信号線とグラン ド20の間に、抵抗62 (例えば5kΩ) とスイッチ6 4が直列に接続される。

【0070】外部部品3は、図3の外部部品3から抵抗 31, 33, 34, 36を削除した構成と同じである。 外部部品3において、例えば、容量32及び35は0.

300Ωである。

【0071】なお、物理層チップ1の電源電圧とリンク 層チップ2の電源電圧が同じときには、抵抗41及び4 2を削除してもよい。両者の電源電圧が異なるときに は、上記のように抵抗41又は42のいずれかを削除し てもよい。

10

【0072】なお、AC接続するためのアイソレーショ ンパリアには、容量タイプとトランスタイプの2種類が ある。上記の外部部品3は、容量タイプのアイソレーシ 10 ョンパリアを構成するためのものである。外部部品3 は、トランスタイプのアイソレーションバリアのものに 置き換えてもよい。

【0073】図8は、トランスタイプのアイソレーショ ンパリアを構成するための外部部品3を示す。

【0074】外部部品3は、物理層チップ1の入出力信 号線とグランド10との間に、容量32(例えば0.0 01μF)、抵抗41(例えば100Ω)、コイル43 (例えば80 µ H) が直列に接続され、リンク層チップ 2の入出力信号線とグランド20との間に、容量35 (例えば0.001μF)、抵抗42 (例えば100 Ω)、コイル44(例えば80 μ H)が直列に接続され る。抵抗45 (例えば300Ω) は、コイル44に並列 に接続される。物理層チップ1の電源電圧とリンク層チ ップ2の電源電圧が異なる場合には、上記と同様に、抵 抗41と42のいずれかを除去してもよい。

【0075】図9は、本発明の第2の実施例による信号 伝達回路の構成図である。この信号伝達回路は、単方向 信号伝達回路であり、図6の信号伝達回路に代わるもの であり、図2の通信インタフェース回路501に用いら の間に、抵抗 5 1 (例えば 5 k Ω)とスイッチ 5 3 が直 30 れる。信号伝達回路は、物理層チップ 1 からリンク層チ ップ2へ単方向の信号伝達を行う。

> 【0076】リンク層チップ2は、入力回路5を有し、 電源23およびグランド20に接続される。入力回路5 は、物理層チップ1から信号を入力するためのシュミッ ト回路21を有する。シュミット回路21の入力信号線 と電源23との間に、抵抗61 (例えば1.8kQ) と スイッチ63が直列に接続される。さらに、シュミット 回路21の入力信号線とグランド20との間に、抵抗6 2 (例えば1. 8 k Ω) とスイッチ6 4 が直列に接続さ 40 れる。

【0077】外部部品3は、図6の外部部品3から抵抗 34,36を削除した構成と同じである。外部部品3に おいて、例えば、抵抗42は100Ω、容量35は0. 001μFである。

【0078】物理層チップ1は、図6の物理層チップ1 と同じ構成であり、出力回路4を有し、電源13および グランド10に接続される。出力回路4は、リンク層チ ップ1へ信号を出力するためのトライステート回路12 を有する。

001μF、抵抗41及び42は100Ω、抵抗37は 50 【0079】外部部品3の削減点数を計算する。図1に

11

示すように、1本の双方向信号線当たり4個の抵抗を削 減することができる。図2に示すように、双方向信号線 は11本あるので、合計、4個×11本=44個の抵抗 を削減することができる。さらに、図9に示すように、 1本の単方向信号線において2個の抵抗を削減すること ができる。外部部品3は、合計、44+2=46個の抵 抗を削減することができる。

【0080】第1及び第2の実施例によれば、物理層チ ップ1及びリンク層チップ2に抵抗を設けることによ り、外部部品3の抵抗を削除することができる。外部部 10 である。 品3としての素子は、半導体デパイスとしての素子に比 べてサイズが大きく、コストが高いので、外部部品3内 の部品点数を減らすことにより、通信インタフェース回 路501(図2)を安価にし、小型化することができ

【0081】外部部品3の部品点数が多いと、外部部品 3の実装面積が大きくなり、外部部品3を含む通信イン タフェース回路501(図2)のサイズも大きくなる。 外部部品3は、比較的高価であるので、外部部品3の部 品点数を減らすことにより、通信インタフェース回路 5 20 【図9】本発明の第2の実施例による単方向の信号伝達 01のコストを安価にすることができる。

【0082】また、物理層チップ1及びリンク層チップ 2内の抵抗をスイッチにより切り離し可能にすることに より、AC接続の場合もDC接続の場合も共通の物理層 チップ1及びリンク層チップ2をそれぞれ利用すること ができる利点を有する。

【0083】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。例えば、種 々の変更、改良、組み合わせ等が可能なことは当業者に 自明であろう。

[0084]

【発明の効果】以上説明したように、本発明によれば、 アイソレーションバリアのための抵抗をIEEE139 4インタフェース用半導体チップ内に設けることによ り、外部部品としての抵抗を削減することができる。半 導体デバイスとしての抵抗は、外部部品としての抵抗に 比べサイズが小さく、安価である。したがって、この半 導体チップを用いて、アイソレーションバリアを有する IEEE1394インタフェースを構成する場合には、 IEEE1394インタフェースを小型化及び安価にす ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による双方向の信号伝達 回路の構成図である。

【図2】 I E E E 1 3 9 4 規格の通信ネットワークの構 成を示す図である。

【図3】従来技術による双方向の信号伝達回路の構成図

【図4】図3の信号伝達回路の動作を説明するための信 号波形図である。

【図5】図5(A)と(B)は、シュミット回路の特性 を説明するための図である。

【図6】従来技術による単方向の信号伝達回路の構成図 である。

【図7】スイッチの構成例を示す図である。

【図8】トランスタイプのアイソレーションバリアを構 成するための外部部品の回路図である。

回路の構成図である。

【符号の説明】


- 1 物理層半導体チップ
- 2 リンク層半導体チップ
- 3 外部部品
- 4,5 入出力回路
- 13,23 電源
- 10,20 グランド
- 11, 21 シュミット回路
- 30 12, 22 トライステート回路
 - 2, 45, 51, 52, 61, 62 抵抗

31, 33, 34, 36, 37, 38, 39, 41, 4

- 32,35 容量
- 43, 44 コイル
- 53, 54, 63, 64 スイッチ
- 501 通信インタフェース回路
- 502 デバイス
- 503 通信ケーブル


【図7】

スイッチ



【図1】

実施例1



【図2】

通信ネットワーク

DIRECT CTL 501

物理層

リンク層

デバイス

SCLK

LREQ

物理層

リンク層

デバイス

SCLK

LREQ

なる


なる

にREQ

にREQ


【図4】

從来例1信号波形



【図3】


従来例1



【図5】


シュミット回路の特性

(A) 出力電圧 O VI VIZ V2 入力電圧




【図8】

トランスタイプ



【図6】

従来例2



[図9]

実施例2

